¿Qué es VHDL? Introducción a VHDL
En este primer articulo de nuestra página vamos a ver qué es VHDL y para qué se utiliza dentro del diseño electrónico y sobre todo en el mundo de las…
Tutorial periférico AXI para Zynq
Hace unas semanas subimos al canal de Youtube un video sobre como crear un periférico AXI para un procesador ARM dentro de la FPGA Zynq de Xilinx y comunicarnos con…
Interrupciones en FPGA Zynq desde cero
Hola, Tenemos un nuevo video en el canal sobre como crear un timer en VHDL y conectarlo a un procesador ARM dentro de una FPGA Zynq. Todo ello desde cero….
Contador VHDL
En este artículo vamos a explicar cómo crear un contador en VHDL. Para ello vamos a trabajar con el simulador EDA Playground, tal y como os hemos explicado en el…
Simulador VHDL gratuito. GHDL
Hola a todos!, Hoy os traemos un video sobre simuladores gratuitos de VHDL que hemos subido al canal de Youtube hace unos días. En el curso de Udemy sobre VHDL…
Tutorial básico Zynq
Hace un par de semanas subimos un video a nuestro canal de Youtube, con un nuevo tutorial sobre cómo crear un ejemplo con la FPGA Zynq de Xilinx desde cero…
Conversor Analógico Digital (ADC) en FPGA
Hola a todos, Hoy os traemos un proyecto para la Nexys4 de Digilent. Esta placa ya la hemos utilizado en otros tutoriales. En este tutorial vamos a aprender a manejar…
Filtro FIR en VHDL desde cero
¿Como ha ido el verano? Nosotros trabajando bastante, aunque suene absurdo. Este mes de Agosto hemos actualizado poco porque hemos estado bastante liados, y entre todo el trabajo una de…
Introducción a RISC-V
¿Qué es RISC-V? El procesador RISC-V está últimamente en boca de todos los aficionados a la electrónica. En realidad RISC-V no es un microprocesador propiamente dicho, sino que es una…
Punto fijo y coma flotante en FPGA
Un error frecuente entre los novatos en diseño con FPGA y VHDL es tratar de realizar operaciones con decimales directamente en el lenguaje. Esto es un error porque, aunque existen…
Integer VHDL
Una cuestión sobre la que surgen muchas dudas al aprender VHDL es el uso de valores enteros (integer) frente a los vectores de bits clásicos o std_logic_vector. Esto es debido…
Página 1 de 3
Siguiente