¿Qué es un testbench? Testbench en VHDL
Durante los ultimos meses hemos creado muchos testbenches en VHDL para los ejemplos con los que hemos trabajado. Por ejemplo, hemos creado una ALU en VHDL con su testbench. Además…
Continuar leyendo¿Cómo hacer una ALU en VHDL?
Hace unos meses subimos en ejemplo de como hacer una ALU en VHDL y simularla utilizando EdaPlayground. Se me habia olvidado complemamente escribir el articulo correspondiente, asi que aqui lo…
Continuar leyendo¿Qué es Verilog? Introducción a Verilog
Verilog es un lenguaje de descripción de hardware con el que podremos diseñar y simular circuitos electrónicos digitales. En esta web solemos hablar de VHDL, como el propio nombre de…
Continuar leyendoSimulador VHDL gratuito. GHDL
Hola a todos!, Hoy os traemos un video sobre simuladores gratuitos de VHDL que hemos subido al canal de Youtube hace unos días. En el curso de Udemy sobre VHDL…
Continuar leyendoTutorial Microblaze
Hola a todos!! Hace un par de días hemos subido a Youtube un nuevo video, hablando de cómo poner en marcha un sistema basado en el procesador Microblaze sobre una…
Continuar leyendoUso de for generate en VHDL
Hoy os traemos un video sobre el uso de los bucles for generate en VHDL. Los bucles generate se utilizan para instanciar un número de componentes utilizando una estructura regular….
Continuar leyendoComo generar números aleatorios en VHDL con un LFSR
¡Feliz Año 2019! En este post os traemos un video que acabamos de publicar en nuestro canal de Youtube. En él os mostramos como podéis generar números pseudoaleatorios en VHDL….
Continuar leyendo