Sobre nosotros

Nuestros nombres son Jose Ignacio Martínez y Javier Castillo. Ambos somos profesores de Arquitectura de Computadores en la Universidad Rey Juan Carlos de Madrid y trabajamos con VHDL casi a diario, tanto en proyectos de investigación cómo en desarrollos para empresas nacionales y extranjeras.

Tenemos una amplia experiencia desarrollando sistemas en FPGA tanto de Altera (Intel) como de Xilinx, utilizando todo tipo de componentes. Si necesitas ayuda con tu proyecto en VHDL, Verilog u otro lenguaje de descripción de hardware ponte en contacto con nosotros en info@vhdl.es o en el siguiente formulario.

José Ignacio Martínez

Es licenciado y doctor en Ciencias Físicas, especializado en el área de Arquitectura y Tecnología de Computadores

Lleva más de 25 años trabajando en diseño de ASICs, HPC, FPGAs y VHDL en el ámbito industrial y académico en distintas universidades españolas

Interesado en Diseño Digital, FPGAs, IoT y Transferencia Tecnológica

Javier Castillo

Es Ingeniero de Telecomunicación y Doctor en Informática.

Tiene más de 15 años de experiencia trabajando con VHDL y FPGA tanto en el ámbito académico como en proyectos industriales.

Además, lleva 15 años enseñando diseño digital en VHDL y Verilog. También es experto en diseño de sistemas IoT con todo tipo de plataformas como Arduino y Raspberry.