Listas de sensibilidad en VHDL

Hola a todos! Si habéis visitado el enlace a nuestro curso de Udemy sobre VHDL y FPGA habréis visto nuestros perfiles y sabréis que ambos autores de este blog somos…

Dividir el reloj en una FPGA

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1,…